| 文章摘要 | 由于寄存器传输级（RTL）行为描述可以精确地确定数字系统的操作，所以寄存器传输级综合成为当前EDA行业的主流设计方法.实现从寄存器传输级行为描述到门级结构描述转换的RTL综合，是组合逻辑/时序逻辑综合理论在HDL（硬件描述语言）上的具体应用.设计寄存器传输级综合工具的基础是格式判别，即将行为描述中的组合逻辑与时序逻辑区分开来，利用组合逻辑综合与时序逻辑综合分别进行处理从而完成寄存器传输级综合.在分析和总结寄存器传输级行为描述规律以及逻辑综合局限性的基础上，论述格式判别的必要性、可行性、有效性，提出一种易于实现的格式判别方法.该方法利用赋值语句为核心的中间数据格式以及逻辑综合所能接受的内部格式(多维体)，将复杂的寄存器传输级行为描述分解为各个赋值语句组，根据赋值语句组中的各条赋值语句的条件判断此赋值语句组是组合逻辑还是时序逻辑，并生成不同层次、功能相对独立的RT单元以便利用对应的组合逻辑综合或时序逻辑综合处理此RT单元，从而在实现RTL综合的过程中使组合逻辑综合和时序逻辑综合得到最大限度的重用.最后文中给出一些测试实例和结果分析.通过测试实例和结果分析表明该文提出的方法不但有效地区分了组合逻辑和时序逻辑，而且由于通过对组合逻辑综合和时序逻辑综合最大限度的重用，使寄存器传输级综合的开发时间大大缩短.此方法已经用于作者的RTL综合系统中.
关键词 RTL综合,格式判别,组合逻辑,时序逻辑
中图法分类号：TP301
|