《计算机学报》文章摘要   全文下载
文章题目	一种基于格雷码的电路自测试序列分配算法
作者	孙海珺1)，2) 王宣明2) 卢晓博2) 邵志标2)
作者单位	1)(郑州大学信息工程学院 郑州 450001) 2)(西安交通大学电子与信息工程学院 西安 710049)
发表年份	2011
发表月份	9期(1697—1704)
文章摘要	摘要 为了降低组合电路内建自测试的测试功耗，提出了一种基于格雷码的测试序列分配算法.分组式格雷码序列和种子序列相异或生成单跳变测试序列，根据电路的基本输入权重，合理分配测试序列位，减少了电路内部节点的跳变，有效降低了电路的测试功耗.该算法应用在改进的布斯二阶乘法器的自测试中，根据不同的数据通道位宽，相对于传统自测试架构，测试功耗降低了35.6%~43.7%，并且不影响乘法器的性能.对ISCA85基准电路的测试结果表明，该算法降低了测试功耗，具有高的故障覆盖率和少的测试长度，与LFSR相比功耗下降了59.3%～97.3%，并且硬件开销小.实验结果表明，该算法有效降低了组合电路的测试功耗，特别适合于系统级芯片内部模块的内建自测试. 关键词 功耗；内建自测试；权重；测试序列；格雷码 中图法分类号 TN47 DOI号: 10.3724/SP.J.1016.2011.01697