《计算机学报》文章摘要   全文下载
文章题目	一种并行提升小波基的设计方法与VLSI实现研究
作者	田昕 谭毅华 田金文
作者单位	(华中科技大学图像所多谱信息处理技术国防科技重点实验室 武汉 430074)
发表年份	2008
发表月份	3期(411—418)
文章摘要	摘要 设计了一种具有二进制特点且消失矩为4的高性能9/7小波基，提出了其VLSI高速实现结构.该小波基的提升系数的分母均可转化为2的幂次有理数，有利于简化VLSI设计.实验结果显示，其压缩性能和CDF97小波相当；在有限位宽下，其压缩性能甚至优于CDF97.新的VLSI结构实现仅需加法和移位等简单运算，可有效地减少硬件资源，缩短关键路径.通过折叠技术和重调度技术，该硬件结构转化为一种嵌入式折叠提升结构，使得每个加法运算可并行执行，关键路径可减小至接近于一个加法器的延时，达到资源的优化利用.仿真结果表明，该硬件结构最大工作频率可达到250MHz左右，可工作的最大系统频率提高到了原来的4倍左右，与传统CDF97的4级流水线结构相比，逻辑单元数减少了约66.7%，特别适合于实时高速压缩应用. 关键词 小波变换；并行运算；折叠结构；关键路径；VLSI